芯片设计岗位职责16篇

第1篇 芯片设计经理岗位职责

模拟混合芯片设计 经理 瀚芯咨询 上海瀚芯商务咨询有限公司,瀚芯咨询,瀚芯 模拟混合芯片设计经理 (欧美公司,有海外出差及工作机会)

design manager - analog and mi_ signal

location: zhangjiang, shanghai

key areas of responsibilities:

lead analog mi_ed signal ip and chip projects in following areas

• audio circuits

• data converters

• plls and oscillators

• filters and amplifiers

• voltage and current references

• ldos and other power management circuits

• dc/dc converters

• i/os and esd protection

lead analog and mi_ed signal team

• manage analog and mi_ signal group which includes design, verification, layout, and validation

• manage projects with us team either as chip and analog and mi_ signal block lead, and willing to travel when needed (typically 2-3 times per year).

• manage outside suppliers of design services

required skills and attributes:

• bs in electrical engineering, or equivalent

• 7 + years, with 2+ years in a leadership role

• deep knowledge of analog and mi_ signal design flows, analog circuits design, and transistor level layout

• skilled in timing analysis, low power design, and tape-out

• e_perience with hspice and cadence schematic tools

• scripting for data manipulation and presentation such as using perl/tcl/shell

• post-silicon validation e_perience including bench debugging ability

• successful group manager in team building, development, and retention

• successful project management e_perience with effective and proactive interpersonal and communication skills and an ownership mindset

• motivated team player with customer and quality focus

• technical capability to work independently and hands-on as a self-starter

• analytical and persistent in resolving technical issues.

• possess strong work ethics with honesty and integrity

第2篇 ic芯片设计工程师岗位职责

soc ic 芯片设计工程师 soc设计工程师

职位描述

1. arm soc 架构设计

2. arm soc 顶层集成

2. arm soc 的模块设计

任职要求must have:

1. 精通 verilog 语言

2. 了解uvm方法学;

3. 2-4年芯片设计经验;

4. 1个以上的soc 项目设计经验

5. 精通amba协议

6. 良好的沟通能力和团队合作能力

preferred to have:

1. arm 子系统设计经验

2. amba 总线互联设计

3. ddr3/4, sd/sdio设计经验

4. uart/spi/iic 设计调试经验

5. 芯片集成经验

ic设计工程师

职位描述

1. 完成基带算法的逻辑实现

2. 完成基带设计的验证

3. 配合后端实现流程要求,提供时序约束

任职要求must have:

1. 具有一定芯片设计经验

2. 精通 verilog,c 语言

3.. 了解uvm方法学;

4. 3-4年算法实现经验

5. 良好的沟通能力和团队合作能力

preferred to have:

1. 通信导航背景

2. 导航基带设计经验

soc设计工程师

职位描述

1. arm soc 架构设计

2. arm soc 顶层集成

2. arm soc 的模块设计

任职要求must have:

1. 精通 verilog 语言

2. 了解uvm方法学;

3. 2-4年芯片设计经验;

4. 1个以上的soc 项目设计经验

5. 精通amba协议

6. 良好的沟通能力和团队合作能力

preferred to have:

1. arm 子系统设计经验

2. amba 总线互联设计

3. ddr3/4, sd/sdio设计经验

4. uart/spi/iic 设计调试经验

5. 芯片集成经验

ic设计工程师

职位描述

1. 完成基带算法的逻辑实现

2. 完成基带设计的验证

3. 配合后端实现流程要求,提供时序约束

任职要求must have:

1. 具有一定芯片设计经验

2. 精通 verilog,c 语言

3.. 了解uvm方法学;

4. 3-4年算法实现经验

5. 良好的沟通能力和团队合作能力

preferred to have:

1. 通信导航背景

2. 导航基带设计经验

第3篇 芯片设计验证工程师岗位职责

芯片设计验证工程师 瀚芯咨询 上海瀚芯商务咨询有限公司,瀚芯咨询,瀚芯 soc 芯片设计验证工程师 asic verification engineer

position: ic design verification engineer, or above level

location: shanghai

responsibilities:

-understanding the e_pected functionality of designs.

-developing testing and regression plans.

-verification with verilog / system verilog / uvm

-setup verification testbench in module level and chip level, define and e_ecute verification plan with full functional coverage.

-designing and developing verification environment.

-running rtl and gate-level simulations/regression.

-code/functional coverage development, analysis and closure.

requirements:

-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.

-system verilog, vmm/ovm/uvm verification methdology.

-industry standard asic design and verification

-master's degree with 5+ years of e_perience

第4篇 芯片设计主管岗位职责

图形芯片rtl 设计主管工程师 成都海光集成电路设计有限公司 成都海光集成电路设计有限公司,成都海光,海光集成电路,海光 职责描述:

参与芯片的架构设计,和算法的硬件实现和优化.

– 完成或指导工程师完成模块级架构和rtl设计

– 根据时序、面积、性能、功耗要求,优化rtl设计

– 参与芯片开发全流程,解决芯片设计过程中的技术问题,确保设计、验证、时序达成

– 支持软件、驱动开发和硅片调试

任职要求:

电子工程、微电子或相关专业,本科或硕士6 年以上工作经验

– 较强的verilog hdl能力和良好的代码风格, 能够根据需求优化设计

– 熟悉复杂的数据通路与控制通路的逻辑设计, 有扎实的时序、面积、功耗、性能分析能力,较强的调 试、eco 和硅片调试能力

– 熟悉前端设计各个流程,包括构架、设计、和验证,熟悉常用eda 仿真和实现工具

– 较强的script 能力,比如perl, python, ruby,或相关语言

– 具备以下任一经验者尤佳:熟悉计算机体系结构相关知识、熟悉cpu 或gpu 软硬件系统架构、熟悉 低功耗设计

– 较强的解决问题能力,良好的沟通能力和团队协作和领导能力

– 良好的英文文档阅读与撰写能力

responsibility:

– work on chip architecture design, implement and improve algorithm hardware.

– implement or guide junior engineer to code or refine block level rtl

– analysis and improve rtl design for timing, area, performance, and power

– take part in all phase of chip development, resolve technical problem in chip development, make sure design, verification, timing is done correctly

– support software/driver development and silicon debug

requirement:

– ms with at least 6 years e_perience of asic design.

– proficient in verilog hdl with good coding style, can improve design according to requirements

– strong design skill, familiar with datapath and control logic

– demonstrated work e_perience with timing analysis, area and power optimizations, performance analysis, debug ability, ecos, and post-silicon debug

– e_perience with all phases of frontend architecture, design and validation

– e_cellent knowledge of popular eda simulation & implementation tools

– good e_perience in scripting languages like perl, python, ruby, uni_ shell or similar languages.

– any knowledge of below domain is a big plus: computer system architecture and design, cpu or gpu architecture and design, low power design

– strong problem solving, communication skills and good team work spirit

– good english skill of document reading and writing

第5篇 芯片设计岗位职责

芯片设计 主要职责:

负责soc模块设计及rtl实现。

参与soc芯片的子系统及系统的顶层集成。

参与数字soc芯片模块级的前端实现,包括dc,pt,formality,dft(可测)设计,低功耗设计等。

负责数字电路设计相关的技术节点检查。

精通tcl或perl脚本语言优先。

岗位要求:

1、电子工程类、微电子类相关专业硕士研究生以上学历;5年以上工作经验,具有成功芯片流片经验优先;

2、具备较强的沟通能力和团队合作意识。 主要职责:

负责soc模块设计及rtl实现。

参与soc芯片的子系统及系统的顶层集成。

参与数字soc芯片模块级的前端实现,包括dc,pt,formality,dft(可测)设计,低功耗设计等。

负责数字电路设计相关的技术节点检查。

精通tcl或perl脚本语言优先。

岗位要求:

1、电子工程类、微电子类相关专业硕士研究生以上学历;5年以上工作经验,具有成功芯片流片经验优先;

2、具备较强的沟通能力和团队合作意识。

第6篇 芯片设计工程师岗位职责以及职位要求

芯片设计工程师职位要求

1.具有3年以上ic dft/逻辑综合经验，具备40nm或28nm流片经验优先；

2.熟练掌握相关eda软件；

3.良好的文档书写能力，具备一定的英文读、写、听、说能力；

4.具备良好的团队合作精神和协调沟通能力；

5.电子类相关专业本科或以上学历。

芯片设计工程师岗位职责

1.逻辑综合，形式验证及静态时序分析；

2.规划芯片总体dft方案；

3.实现scan，boardary scan，bist和analog micro测试等机制，满足测试覆盖率要求；

4.测试向量生成及验证，参与ate上测试向量的调试；

5.编写文档，实现资源、经验共享。

第7篇 芯片设计验证岗位职责

芯片设计验证工程师 杭州国芯科技股份有限公司 杭州国芯科技股份有限公司,nationalchip,国芯科技,杭州国芯,国芯 岗位职责:负责芯片的设计验证与验证计划制定。

任职要求:

1.本科及以上学历,电子相关专业,熟悉ic设计与验证技术;

2.熟悉verilog和面向对象编程,有芯片设计验证项目经验者优先;

3.掌握system verilog或熟悉uvm、vmm者优先。

第8篇 芯片设计验证工程师岗位职责芯片设计验证工程师职责任职要求

芯片设计验证工程师岗位职责

工作职责:

1. 负责soc芯片noc架构设计、仿真与实现

2. 负责soc性能分析与优化，功耗预估

任职资格:

1. 熟悉计算机体系结构

2. 精通amba总线协议

3. 有过至少一种商用noc产品的开发经验，例如arteris，netspeed，sonics。

4. 熟悉芯片前端开发流程，熟练使用nlint/spyglass/vcs等相关工具。

5. 了解bsp，linu_内核等基础知识，能够进行软件硬件功能划分

6. 了解芯片后端流程，能够根据floorplan、时序情况以及时钟域、电源域情况，调整noc架构

7. 良好的沟通能力和团队合作能力工作职责:

1. 负责soc芯片noc架构设计、仿真与实现

2. 负责soc性能分析与优化，功耗预估

任职资格:

1. 熟悉计算机体系结构

2. 精通amba总线协议

3. 有过至少一种商用noc产品的开发经验，例如arteris，netspeed，sonics。

4. 熟悉芯片前端开发流程，熟练使用nlint/spyglass/vcs等相关工具。

5. 了解bsp，linu_内核等基础知识，能够进行软件硬件功能划分

6. 了解芯片后端流程，能够根据floorplan、时序情况以及时钟域、电源域情况，调整noc架构

7. 良好的沟通能力和团队合作能力

第9篇 芯片逻辑设计岗位职责

芯片设计(逻辑设计)工程师 九州华兴集成电路设计(北京)有限公司 九州华兴集成电路设计(北京)有限公司,九州华兴,九州华兴 (1)数字逻辑设计工程师:

要求:硕士,2年以上数字前端设计经验。加分项:有dma模块设计经验。

(2)数字逻辑设计(验证)工程师:

要求:硕士,1年以上数字前端设计经验。熟悉pcie协议,有相关设计经验。

(3)fpga设计工程师:负责与板卡和fpga相关问题的调试、解决、fpga逻辑设计。

要求:熟悉fpga逻辑设计,熟练使用quartus ii 调试分析altera fpga。两年以上工作经验。

第10篇 芯片前端设计岗位职责

芯片前端设计师 职责描述:

负责芯片设计项目中数字前端设计开发工作,包括文档编写,rtl编码、形式验证、综合时序验证等工作,实现芯片功能、性能要求等;

任职要求:

1.电子工程,微电子相关专业本科及以上学历;3年以上前端设计开发工作经验;

2.熟悉asic设计流程,熟练使用verilog,熟练使用各种eda工具,熟悉逻辑综合工具等;

3.有丰富的顶层设计和前端ip集成经验优先;有算法开发经验,可高效的实现算法到aisc映射者优先;

4.熟悉pcie&a_i等协议,内部总线互联设计及深度学习背景者优先;

5.具有良好的沟通能力和团队合作精神。 有丰富的顶层设计和前端ip集成经验优先;有算法开发经验,可高效的实现算法到aisc映射者优先; 职责描述:

负责芯片设计项目中数字前端设计开发工作,包括文档编写,rtl编码、形式验证、综合时序验证等工作,实现芯片功能、性能要求等;

任职要求:

1.电子工程,微电子相关专业本科及以上学历;3年以上前端设计开发工作经验;

2.熟悉asic设计流程,熟练使用verilog,熟练使用各种eda工具,熟悉逻辑综合工具等;

3.有丰富的顶层设计和前端ip集成经验优先;有算法开发经验,可高效的实现算法到aisc映射者优先;

4.熟悉pcie&a_i等协议,内部总线互联设计及深度学习背景者优先;

5.具有良好的沟通能力和团队合作精神。

第11篇 数字芯片设计工程师岗位职责数字芯片设计工程师职责任职要求

数字芯片设计工程师岗位职责

职责描述:

1、根据系统工程师的要求，设计相应的低速数字电路通信的接口模块(i2c，spi，uart等)。

2、根据系统工程师的要求，设计相应的寄存器控制模块，校验算法，状态机。

3、熟悉后端流程，可将验证完的rtl生成相关数字电路的gds。

4、完成相关数字电路模块在fpga上的验证，搭建mcu，fpga的验证平台，参与芯片的数字部分测试。

任职要求:

1、全日制本科或以上学历，电子、电气、自动化、计算机/软件或相关专业。

2、有一定的数字电路基础，熟悉通用接口协议，如i2c，spi， uart等;能够自主完成数字电路模块再fpga上的验证。

3、能熟练使用nc verilog， modelsim等数字rtl设计工具，能自主开发简单的控制状态机等数字模块。

4、熟悉cadence encounter，primetime等后端工具，若有后端设计经验，优先考虑。

工作要求:

1.工作态度积极，责任心强。

2.很强的自我管理能力，能独立承担工作压力。

3.高度的工作热情，良好的团队合作精神。

第12篇 asic芯片设计岗位职责

asic design engineer 芯片设计 岗位职责

1. participate in video/ddr/soc ip or top design for all frontend phase

2. specification define

3. rtl implementation

4. analysis and optimization for performance

5. analysis and optimization for power

6. analysis and optimization for timing

7. design flow: lint/synthesis/sta/formal check

8. silicon debugging

任职条件

1. ms with 5+ years of e_perience in asic design

2.e_perience with video/ddr/soc design are highly desirable

3. e_perience with all phases of frontend architecture, design and validation

4. rtl coding, design reviews, syn, cdc, function coverage reviews

5.demonstrated work e_perience with timing analysis, area and power optimizations, performance analysis, debug ability, ecos, and post-silicon debug

6. e_cellent knowledge of verilog and popular eda simulation & implementation tools

7. good e_perience in scripting languages like perl, uni_ shell or similar languages 岗位职责

1. participate in video/ddr/soc ip or top design for all frontend phase

2. specification define

3. rtl implementation

4. analysis and optimization for performance

5. analysis and optimization for power

6. analysis and optimization for timing

7. design flow: lint/synthesis/sta/formal check

8. silicon debugging

任职条件

1. ms with 5+ years of e_perience in asic design

2.e_perience with video/ddr/soc design are highly desirable

3. e_perience with all phases of frontend architecture, design and validation

4. rtl coding, design reviews, syn, cdc, function coverage reviews

5.demonstrated work e_perience with timing analysis, area and power optimizations, performance analysis, debug ability, ecos, and post-silicon debug

6. e_cellent knowledge of verilog and popular eda simulation & implementation tools

7. good e_perience in scripting languages like perl, uni_ shell or similar languages

第13篇 芯片设计工程师（前端数字逻辑设计）职位描述与岗位职责任职要求

职位描述：

任职需求：

1. 精通verilog语言

2. 熟悉nlint/spyglass/vcs等相关工具

3. 了解uvm方法学

4. 2~3年芯片设计经验

5. 1个以上asic项目设计经验

6. 精通amba协议

7. 良好的沟通能力和团队合作能力

有下列经验优先考虑：

1. 芯片集成经验

2. amba总线互联设计

3. ddr2/3设计调试经验

4. serdes设计调试经验

5. 熟悉fc-ae-1553协议

第14篇 模拟芯片设计工程师岗位职责

模拟混合芯片设计工程师 瀚芯咨询 上海瀚芯商务咨询有限公司,瀚芯咨询,瀚芯 our client is global leader leader in analog/mi_ ic.

location: shanghai

responsibilities

·design, and validation of analog interface ics such as data converters (adc/dac), ldo, low noise amplifiers, bandgap, etc...

·design, and validation of high precision and performance, low power analog circuits

·providing technical guidance to layout, application, and validation engineers

·create through specifications, review documents, and follow established design flow to ma_imize first silicon success

requirements & education:

·master and above degree with at least 3 years of e_perience

·e_perienced in designing mi_ed-signal circuits in deep sub-micron processes

·e_perienced in low power, high performance precision analog mi_ed-signal designs including op-amps, comparators, bandgap references, ldos, pgas, audio mi_ers, analog volume controls, and sensor front-ends

第15篇 芯片物理设计工程师岗位职责芯片物理设计工程师职责任职要求

芯片物理设计工程师岗位职责

芯片物理设计工程师 九州华兴集成电路设计(北京)有限公司 九州华兴集成电路设计(北京)有限公司，九州华兴 work with frond-end design team and physical design team for large scale asic chip physical implementation ( hierarchical design ). include top level physical partition ， block sizing and shaping ， block port assignment， power planning ， top/block level p&r implementation .

work for project high quality and on time delivery.

responsibilities :

1. responsible for verilog to gds implementation ， power signoff ，area evaluation ，timing closure ，sta，physical verification

2. e_perienced in eda tools (e.g. synopsys ，candence ， mentor etc)

3. critical issue resolve on top congestion or timing issues.

4. better be e_pert on one or more aspect like : clock tree synthesis /power/physical verification.

skills and knowledge:

1. good knowledge for synthesis ， floorplan ， place-and-route ， timing closure ， dfm ， dft， power analysis， signal integrity analysis ， hierarchical flow

2. good at using script processing.(tcl、perl……)

3. project tapeout e_perience is needed

4. 28nm and beyond (advanced node) tapeout e_perience is a good plus.

5. strong verbal communication and interpersonal skills to work closely with a variety of individual

6. team work spirit

qualifications

education and e_perience

msee with 3+ years or bachelor with 5+ of industrial e_perience of deep submicron digital asic design.

第16篇 系统/芯片架构设计工程师职位描述与岗位职责任职要求

职位描述：

岗位描述：

负责系统架构演进，解决人工智能算法落地过程中遇到的工程与优化问题；

负责芯片架构演进，对接产品需求、定义soc的规格与架构；

负责微体系结构设计，定义soc中关键ip的规格与微体系结构；

任职要求：

1、计算机、电子工程、微电子等相关专业，博士毕业两年及以上；

2、具有soc设计经验，对soc关键ip（cpu、isp、dsp、a_i等）有工程经验者、熟悉低功耗soc设计者优先；

3、熟悉异构计算体系结构，对cuda、opencl等异构编程框架有经验者优先；

4、具有独立解决问题的能力，良好的沟通以及协调能力，具有敬业精神；